반도체 용어집
반도체 분야에서 쓰는 제조 현장 용어 60개의 정의를 정리했습니다. 용어를 클릭하면 상세 설명과 관련 계산기를 볼 수 있습니다.
-
게이트 산화막
Gate Oxide
트랜지스터 게이트 전극과 채널 사이의 극박 절연막. 두께 수 nm 이하로 소자에서 가장 얇고 민감한 막이며, 선단 공정에서는 high-k 유전막으로 대체·보강됐다.
-
다이싱
Dicing
웨이퍼를 개별 칩(다이)으로 잘라내는 후공정. 블레이드·레이저 방식이 있으며 칩핑(깨짐) 관리가 중요하다.
-
도펀트 활성화
Dopant Activation
이온주입된 불순물 원자를 열처리로 실리콘 격자 자리에 배치해 전기적으로 유효한 캐리어 공급원으로 만드는 과정. 활성화율이 소자 저항과 성능을 좌우한다.
-
마이크로범프
Micro Bump
다이 적층·인터포저 접합에 쓰는 지름·피치 수십 μm급의 미세 솔더 범프. 구리 필러 위에 솔더를 얹은 구조가 표준이며 HBM 적층의 현행 연결 수단이다.
-
멀티패터닝
Multi-Patterning (SADP·LELE)
한 번의 노광으로 만들 수 없는 미세 피치를 노광·식각·증착을 여러 번 조합해 형성하는 기술군. 스페이서 방식(SADP·SAQP)과 분할 노광 방식(LELE)이 대표다.
-
백그라인딩
Backgrinding
전공정이 끝난 웨이퍼 뒷면을 갈아 두께를 줄이는 공정. 패키지 두께·방열·TSV 노출을 위해 700μm대 웨이퍼를 수십 μm까지 얇게 만든다.
-
번인 테스트
Burn-in Test
고온·고전압 스트레스를 가해 초기 불량을 조기에 걸러내는 신뢰성 시험. 욕조곡선의 초기고장 구간을 제거하는 효과가 있다.
-
수율 램프업
Yield Ramp-up
신공정·신제품의 수율을 개발 초기 수준에서 양산 목표까지 끌어올리는 과정. 램프 속도가 원가·납기·수주를 좌우하는 반도체 경쟁력의 실체다.
-
스캐터로메트리
Scatterometry (OCD)
주기 패턴에 빛을 쏘아 반사 스펙트럼을 모델과 비교해 선폭·높이·측벽 각도 등 3차원 형상을 산출하는 광학 계측. 비파괴·고속이어서 인라인 공정 제어에 널리 쓰인다.
-
스크라이브라인
Scribe Line
웨이퍼에서 다이와 다이 사이를 구분하는 절단 예정 영역. 다이싱 시 잘려 나가는 공간이지만 PCM 테스트 소자·정렬 마크가 배치되는 요긴한 자리다.
-
습식·건식 세정
Wet / Dry Cleaning
약액으로 오염을 녹여내는 습식 세정과 플라즈마·기상 반응으로 제거하는 건식 세정의 총칭. 오염 종류와 패턴 손상 허용도에 따라 방식을 선택한다.
-
식각
Etching
패턴 이외 부분의 막을 화학적(습식)·물리적(건식)으로 깎아내는 공정. 미세 패턴은 플라즈마 건식 식각이 담당한다.
-
언더필
Underfill
플립칩의 칩과 기판 사이 틈새를 수지로 채워 범프에 걸리는 열응력을 분산시키는 재료·공정. 온도 사이클 신뢰성을 좌우한다.
-
에피택시
Epitaxy
기판의 결정 방향을 따라 단결정 층을 성장시키는 공정. 고품질 소자층 형성과 소스·드레인 스트레인 공학의 핵심 기술이다.
-
오버레이
Overlay
현재 노광 층과 이전 층 패턴 사이의 정렬 오차. 수십 개 층이 나노미터 단위로 맞아야 소자가 동작하므로, CD와 함께 리소그래피의 양대 관리 지표다.
-
와이어본딩
Wire Bonding
칩의 패드와 기판 단자를 금·구리 미세 와이어로 연결하는 접합 공정. 플립칩과 함께 칩-기판 연결의 대표 방식이다.
-
웨이퍼
Wafer
반도체 소자를 만드는 원판형 실리콘 기판. 단결정 잉곳을 얇게 썰어 만들며 지름 200mm·300mm가 주력이다.
-
웨이퍼맵
Wafer Map / Bin Map
웨이퍼 위 각 다이의 테스트 결과(양품·불량 종류)를 좌표에 표시한 지도. 불량의 공간 패턴이 원인 공정을 가리키는 수율 분석의 기본 도구다.
-
이온주입
Ion Implantation
불순물 이온을 가속해 웨이퍼에 주입하여 전기적 특성을 부여하는 공정. 주입 후 열처리로 결정 손상을 회복시킨다.
-
인터포저
Interposer
다이와 패키지 기판 사이에서 미세 배선으로 다이들을 연결하는 중간 기판. 실리콘·유기·유리 재료가 경쟁하며 2.5D 패키징의 핵심 부품이다.
-
전공정·후공정
Front-End / Back-End Process
웨이퍼에 회로를 만드는 전공정(Fab)과 칩을 잘라 포장·검사하는 후공정(패키징·테스트)의 구분. 후공정 전문기업을 OSAT라 한다.
-
증착
Deposition
웨이퍼 표면에 얇은 막을 입히는 공정. 화학기상증착(CVD)·물리기상증착(PVD)·원자층증착(ALD) 등이 있다.
-
칩렛
Chiplet
하나의 큰 칩을 기능별 작은 다이 여러 개로 나눠 만들고 패키지 안에서 연결하는 설계·제조 방식. 수율·원가·이종 공정 조합의 이점으로 고성능 칩의 표준이 됐다.
-
클린룸
Cleanroom
공기 중 먼지 입자를 극도로 제어한 청정 작업 공간. 반도체·디스플레이 공정의 필수 환경으로 클래스 등급으로 청정도를 표시한다.
-
테스트 핸들러
Test Handler
패키지 테스트에서 반도체 소자를 테스터 소켓에 자동으로 공급·접촉시키고 결과에 따라 분류하는 장비. 온도 조건 인가와 처리량(UPH)이 핵심 사양이다.
-
트랙
Track (Coater/Developer)
레지스트 도포·베이크·현상을 일괄 처리하는 장비. 노광기와 인라인으로 연결되어 하나의 리소그래피 셀을 구성하며, 도쿄일렉트론(TEL)이 시장을 사실상 독점한다.
-
파운드리·팹리스·IDM
Foundry / Fabless / IDM
반도체 산업의 3대 사업 모델. 설계 전문(팹리스), 위탁생산 전문(파운드리), 설계·생산 일괄(IDM)로 분업화되어 있다.
-
패키징
Semiconductor Packaging
칩을 외부 충격·습기로부터 보호하고 전기 신호를 연결하도록 포장하는 후공정. 최근 칩렛·3D 적층 등 첨단 패키징이 성능 경쟁의 핵심이 됐다.
-
팹
Fab, Fabrication Plant
웨이퍼에 회로를 형성하는 반도체 전공정 공장. 초청정 클린룸과 수백 단계의 공정 장비로 구성되며 건설비가 조 단위에 이른다.
-
펠리클
Pellicle
포토마스크 표면에 일정 간격을 두고 씌우는 초박막 보호막. 이물이 앉아도 초점면에서 벗어나 전사되지 않게 하여 마스크를 파티클로부터 보호한다.
-
포토레지스트
Photoresist
빛을 받으면 성질이 변하는 감광성 고분자 재료. 노광·현상을 거쳐 회로 패턴의 형틀 역할을 한다.
-
포토리소그래피
Photolithography
감광액을 바른 웨이퍼에 마스크 패턴을 빛으로 새기는 공정. 회로 미세화의 핵심으로 EUV 노광이 최첨단 기술이다.
-
포토마스크·레티클
Photomask / Reticle
웨이퍼에 전사할 회로 패턴을 새긴 석영 기판 원판. 스캐너에서 통상 4분의 1로 축소 투영되며, 결함 하나가 모든 웨이퍼에 반복 전사되는 공정의 원본이다.
-
프로버
Wafer Prober
EDS 테스트에서 웨이퍼를 프로브카드 침에 정밀 정렬·접촉시키는 장비. 척의 위치 정밀도와 침압(오버드라이브) 관리가 테스트 품질을 좌우한다.
-
플립칩
Flip Chip
칩 표면에 솔더 범프를 형성하고 뒤집어 기판에 직접 접합하는 실장 방식. 와이어본딩보다 전기 경로가 짧고 단자 밀도를 높일 수 있어 고성능 반도체의 표준이다.
-
하이브리드 본딩
Hybrid Bonding
범프 없이 유전막과 구리 패드를 동시에 직접 접합하는 기술. 접합 피치를 10μm 아래로 줄여 3D 적층의 밀도·성능 한계를 다시 여는 차세대 접합이다.
-
확산로
Diffusion Furnace
웨이퍼 수십~백여 장을 한 번에 넣고 고온 처리하는 배치식 열공정 장비. 산화·어닐링·LPCVD 증착 등에 쓰이며 수직형이 표준이다.
-
ALD
Atomic Layer Deposition
전구체와 반응 가스를 번갈아 주입해 자기제한 반응으로 원자층 단위 박막을 쌓는 증착 기술. 두께 정밀도와 고종횡비 피복성이 가장 우수하다.
-
APC
Advanced Process Control
계측 결과를 다음 로트·웨이퍼의 공정 조건에 자동 반영하는 첨단 공정 제어. Run-to-Run 피드백·피드포워드로 산포를 목표값에 묶어 둔다.
-
ArF 이머전
ArF Immersion Lithography
렌즈와 웨이퍼 사이를 초순수로 채워 유효 개구수를 높인 193nm ArF 노광 기술. EUV 도입 전까지 미세화를 이끌었고 지금도 선단 공정의 다수 레이어를 담당한다.
-
CD 측정
Critical Dimension Metrology
패턴의 임계 치수(선폭·홀 지름 등)를 나노미터 정밀도로 측정하는 계측. CD-SEM이 대표 장비이며 노광·식각 공정 제어의 기준 데이터를 만든다.
-
CMP
Chemical Mechanical Polishing
화학 슬러리와 연마 패드로 웨이퍼 표면을 평탄화하는 공정. 다층 배선 공정에서 층간 평탄도를 확보한다.
-
CoWoS
Chip-on-Wafer-on-Substrate
로직 다이와 HBM을 실리콘 인터포저 웨이퍼 위에 먼저 접합하고 이를 패키지 기판에 올리는 TSMC의 2.5D 패키징. AI 가속기 생산의 대표 병목 공정으로 꼽힌다.
-
EDS 테스트
Electrical Die Sorting
웨이퍼 상태에서 각 칩의 전기적 특성을 검사해 양·불량을 선별하는 테스트. 불량 칩은 패키징 전에 걸러내 비용을 줄인다.
-
EMC 몰딩
EMC Molding
에폭시 몰딩 컴파운드로 칩과 연결부를 감싸 굳히는 봉지 공정. 외부 환경·기계 충격에서 소자를 보호하며 패키지의 몸체를 만든다.
-
EUV 노광
Extreme Ultraviolet Lithography
파장 13.5nm의 극자외선으로 회로를 새기는 최첨단 노광 기술. 7nm급 이하 로직과 최신 DRAM 미세화의 핵심으로, 장비는 ASML이 독점 공급한다.
-
FDC
Fault Detection & Classification
장비 센서 데이터를 실시간 수집·분석해 공정 이상을 즉시 검출·분류하는 시스템. 불량 웨이퍼의 대량 발생을 막는 팹의 1차 방어선이다.
-
FinFET·GAA
FinFET / Gate-All-Around
채널을 지느러미(핀)로 세워 3면을 감싸는 FinFET과 채널을 나노시트로 만들어 4면 전체를 감싸는 GAA. 게이트 지배력을 높여 미세화 한계를 돌파한 트랜지스터 구조다.
-
FO-WLP
Fan-Out Wafer-Level Packaging
다이를 몰딩 웨이퍼에 재배열하고 RDL로 다이 바깥 영역까지 단자를 펼치는 웨이퍼 레벨 패키징. 기판 없이 얇고 전기 특성이 우수한 패키지를 만든다.
-
HBM
High Bandwidth Memory
DRAM 다이를 TSV로 수직 적층하고 1024비트 이상의 초광폭 버스로 연결한 고대역폭 메모리. AI 가속기의 필수 부품으로 SK하이닉스·삼성전자·마이크론이 경쟁한다.
-
KGD
Known Good Die
패키징 전 단계에서 충분한 테스트로 양품임이 보증된 베어 다이. 여러 다이를 묶는 HBM·칩렛·SiP에서 적층 수율과 원가의 전제 조건이다.
-
KrF 노광
KrF Lithography
파장 248nm의 KrF 엑시머 레이저를 광원으로 쓰는 노광 기술. 미세도가 완화된 레이어와 3D NAND의 후막 공정에서 여전히 주력으로 쓰인다.
-
OSAT
Outsourced Semiconductor Assembly and Test
반도체 패키징(조립)과 테스트를 전문으로 수행하는 외주 기업군. 팹리스·파운드리와 함께 반도체 분업 구조의 한 축을 담당한다.
-
PCM
Process Control Monitor
스크라이브라인 등에 배치한 테스트 소자를 전기 측정해 공정 상태를 감시하는 체계. 웨이퍼 출하 판정과 공정 이상 조기 검출의 기준 데이터를 제공한다.
-
PLP
Panel-Level Packaging
웨이퍼 대신 대면적 사각 패널 위에서 팬아웃 패키징을 수행하는 기술. 한 번에 처리하는 면적을 키워 패키지 원가를 낮추는 것이 목표다.
-
RCA 세정
RCA Cleaning
암모니아·과산화수소 기반 SC-1과 염산·과산화수소 기반 SC-2를 조합한 표준 습식 세정법. 파티클과 금속 오염을 각각 제거하며 반도체 세정의 원형이다.
-
RDL
Redistribution Layer
다이 위나 패키지 내부에 형성하는 미세 구리 재배선 층. 칩 패드 배치를 패키지 단자 배치로 바꿔 주며, 팬아웃·2.5D 패키징의 배선 기반이다.
-
RTP
Rapid Thermal Processing
램프·레이저로 웨이퍼 한 장을 수 초 내에 1000℃ 이상으로 가열했다 식히는 매엽식 급속 열처리. 도펀트 확산을 억제하면서 활성화·어닐링을 수행한다.
-
STI
Shallow Trench Isolation
트랜지스터 사이를 얕은 트렌치에 절연막을 채워 전기적으로 분리하는 소자 격리 기술. 식각·갭필·CMP가 결합된 전공정 초반의 기반 공정이다.
-
TSV
Through-Silicon Via
실리콘 다이를 수직으로 관통하는 구리 전극. 적층된 다이를 최단 거리로 연결해 HBM·3D 패키징의 물리적 기반이 된다.